内容简介
王齐编著的《PCI Express体系结构导读》将以处理器体系结构为主线介绍PCI Express总线的组成，以便读者进一步理解PCI Express总线协议。本书并不是关于PCI和PCI Express总线的百科全书，因为读者可以通过阅读PCI和PCI Express总线规范获得细节信息。本书侧重的是PCI和PCI Express总线中与处理器体系结构相关的内容。
本书共由三篇组成。第1篇（第1～3章）介绍PCI总线的基础知识。第Ⅱ篇（第4～13章）介绍PCI Express总线的相关概念。第Ⅱ篇的内容以第1篇为基础。从系统软件的角度来看，PCI Express总线向前兼容PCI总线，理解PCI Express总线必须建立在深刻理解PCI总线的基础之上。
目录
序
前言
第Ⅰ篇 PCI体系结构概述
第1章 PCI总线的基本知识
1.1 PCI总线的组成结构
1.1.1 HOST主桥
1.1.2 PCI总线
1.1.3 PCI设备
1.1.4 HOST处理器
1.1.5 PCI总线的负载
1.2 PCI总线的信号定义
1.2.1 地址和数据信号
1.2.2 接口控制信号
1.2.3 仲裁信号
1.2.4 中断请求等其他信号
1.3 PCI总线的存储器读写总线事务
1.3.1 PCI总线事务的时序
1.3.2 Posted和NonPosted传送方式
1.3.3 HOST处理器访问PCI设备
1.3.4 PCI设备读写主存储器
1.3.5 Delayed传送方式
1.4 PCI总线的中断机制
1.4.1 中断信号与中断控制器的连接关系
1.4.2 中断信号与PCI总线的连接关系
1.4.3 中断请求的同步
1.5 PCIX总线简介
1.5.1 Split总线事务
1.5.2 总线传送协议
1.5.3 基于数据块的突发传送
1.6 小结
第2章 PCI总线的桥与配置
2.1 存储器域与PCI总线域
2.1.1 CPU域、DRAM域与存储器域
2.1.2 PCI总线域
2.1.3 处理器域
2.2 HOST主桥
2.2.1 PCI设备配置空间的访问机制
2.2.2 存储器域地址空间到PCI总线域地址空间的转换
2.2.3 PCI总线域地址空间到存储器域地址空间的转换
2.2.4 x86处理器的HOST主桥
2.3 PCI桥与PCI设备的配置空间
2.3.1 PCI桥
2.3.2 PCIAgent设备的配置空间
2.3.3 PCI桥的配置空间
2.4 PCI总线的配置
2.4.1 Type01h和Type00h配置请求
2.4.2 PCI总线配置请求的转换原则
2.4.3 PCI总线树Bus号的初始化
2.4.4 PCI总线Device号的分配
2.5 非透明PCI桥
2.5.1 Intel 21555中的配置寄存器
2.5.2 通过非透明桥片进行数据传递
2.6 小结
第3章 PCI总线的数据交换
3.1 PCI设备BAR空间的初始化
3.1.1 存储器地址与PCI总线地址的转换
3.1.2 PCI设备BAR寄存器和PCI桥base、Limit寄存器的初始化
3.2 PCI设备的数据传递
3.2.1 PCI设备的正向译码与负向译码
3.2.2 处理器到PCI设备的数据传送
3.2.3 PCI设备的DMA操作
3.2.4 PCI桥的Combining、Merging和Collapsing
3.3 与Cache相关的PCI总线事务
3.3.1 Cache一致性的基本概念
3.3.2 PCI设备对不可Cache的存储器空间进行DMA读写
3.3.3 PCI设备对可Cache的存储器空间进行DMA读写
3.3.4 PCI设备进行DMA写时发生Cache命中
3.3.5 DMA写时发生Cache命中的优化
3.4 预读机制
3.4.1 指令预读
3.4.2 数据预读
3.4.3 软件预读
3.4.4 硬件预读
3.4.5 PCI总线的预读机制
3.5 小结
第Ⅱ篇 PCIE xpress体系结构概述
第4章 PCIe总线概述
4.1 PCIe总线的基础知识
4.1.1 端到端的数据传递
4.1.2 PCIe总线使用的信号
4.1.3 PCIe总线的层次结构
4.1.4 PCIe链路的扩展
4.1.5 PCIe设备的初始化
4.2 PCIe体系结构的组成部件
4.2.1 基于PCIe架构的处理器系统
4.2.2 RC的组成结构
4.2.3 Switch
4.2.4 VC和端口仲裁
4.2.5 PCIe_t0.PCI／PCI.x桥片
4.3 PCIe设备的扩展配置空间
4.3.1 Power Management Capability结构
4.3.2 PCI Express CapaJbility结构
4.3.3 PCI Express Extended Capabilities结构
4.4 小结
第5章 Montevilna的MCH和ICH
5.1 PCI总线0的Device0设备
5.1.1 EPBAR寄存器
5.1.2 MCHBAR寄存器
5.1.3 其他寄存器
5.2 Montevina平台的存储器空间的组成结构
5.2.1 Legacy地址空间
5.2.2 DRAM域
5.2.3 存储器域
5.3 存储器域的PCI总线地址空间
5.3.1 PCI设备使用的地址空间
5.3.2 PCIe总线的配置空间
5.4 小结
第6章 PCIe
