实物拍摄 · 支持放大查看
本书阐述数字系统设计方法和可编程逻辑器件PLD的应用技术。引导读者从一般的数能电路设计转向数字系统设计；从传统的非定制通用集成电路的应用转向用户半定制的PLD的应用；从单纯的硬件设计转向硬件、软件高度渗透的设计方法。从而了解数字技术的新发展、新思路、新器件，拓宽软、硬件设计的知识面，提高设计能力。从而了解数字技术的新发展、新思路、新器件，拓宽软、硬件设计的知识面，提高设计能力。；从单纯的硬件设计转向硬件、软件高度渗透的设计方法。从而了解数字技术的新发展、新思路、新器件，拓宽软、硬件设计的知识面，提高设计能力。从而了解数字技术的新发展、新思路、新器件，拓宽软、硬件设计的知识面，提高设计能力。
目录第1章数字系统设计方法1 1绪言1 1 1数字系统的基本概念1 1 2数字系统的基本模型1 1 3数字系统的基本结构1 2数字系统设计的一般步骤1 2 1引例1 2 2数字系统设计的基本步骤1 2 3层次化设计1 3数字系统设计方法1 3 1自上而下的设计方法1 3 2自下而上的设计方法1 3 3基于关键部件的设计方法1 3 4信息流驱动的设计方法1 4数字系统的描述方法之一算法流程图1 4 1算法流程图的符号与规则1 4 2设计举例第2章数字系统的算法设计和硬件实现2 1算法设计2 1 1算法设计综述2 1 2跟踪法2 1 3归纳法2 1 4划分法2 1 5解析法2 1 6综合法2 2算法结构2 2 1顺序算法结构2 2 2并行算法结构2 2 3流水线算法结构2 3数据处理单元的设计2 3 1系统硬件实现概述2 3 2器件选择2 3 3数据处理单元设计步骤2 3 4数据处理单元设计实例2 4控制单元的设计2 4 1系统控制方式2 4 2控制器的基本结构和系统同步2 4 3算法状态机图（ASM图）2 4 4控制器的硬件逻辑设计方法第3章硬件描述语言VHDL和Verilog HDL3 1概述3 2VHDL及其应用3 2 1VHDL基本结构3 2 2数据对象、类型及运算符3 2 3顺序语句3 2 4并行语句3 2 5子程序3 2 6程与设计库3 2 7元件配置3 2 8VHDL描述实例3 3Verilog HDL及其应用3 3 1Verilog HDL基本结构3 3 2数据类型、运算符与表达式3 3 3行为描述语句3 3 4并行语句3 3 5结构描述语句3 3 6任务与函数3 3 7编译预处理3 3 8Verilog HDL描述实例第4章可编程逻辑器件基础4 1PLD概述4 2简单ＰＬD原理4 2 1ＰＬD的基本组成4 2 2ＰＬD的编程4 2 3阵列结构4 2 4ＰＬD中阵列的表示方法4 3SＰＬD组成4 3 1可编程只读存储器（PRＯＭ）4 3 2可编程逻辑阵列（ＰＬＡ）4 3 3可编程阵列逻辑（ＰＡＬ）4 3 4通用阵列逻辑（ＧＡＬ）第5章高密度ＰＬＤ及其应用5 1ＨＤＰＬＤ分类5 2经典的ＨＤＰＬＤ组成5 2 1阵列扩展型CＰＬＤ5 2 2现场可编程门阵列(ＦＰＧＡ)5 2 3延时确定型FPGA5 2 4多路开关型ＦＰＧＡ5 3ＨＤＰＬＤ编程技术5 3 1在系统可编程技术5 3 2在电路配置(重构)技术5 3 3反熔丝（Ａntifuse)编程技术5 3 4扩展的在系统可编程技术5 4的HDPLD5 4 1Intel MAX II基于逻辑单元的CPLD5 4 2Intel Cyclone III系统级FPGA5 4 3Xilinx Spartan 3 FPGA5 4 4Xilinx 7系列FPGA5 4 57系列FPGA的典型应用第6章PLD设台6 1概述6 2可视化前端设计环境Robei6 2 1Robei的软件界面6 2 2Robei设计要素6 2 3仿真验证6 2 4设计实例6 3Intel（Altera）设计环境Quartus Prime6 3 1Quartus Prime设计流程6 3 2设计输入6 3 3编译6 3 4仿真验证6 3 5时序分析6 3 6可视化工具6 3 7器件编程6 4Xilinx设计环境Vivado6 4 1用Vivad行设计的一般过程6 4 2IP封装6 4 3基于原理图设计6 4 4基于Verilog HDL的设计6 4 5仿真验证6 4 6引脚分配6 4 7综合及实现6 4 8器件编程第7章可编程片上系统(SoPC)7 1概述7 2基于MicroBlaze软核的嵌入式系统7 2 1Xilinx的SoPC技术7 2 2MicroBlaze处理器结构7 2 3MicroBlaze信号接口7 2 4MicroBlaze软硬件设计流程7 3基于Nios Ⅱ软核的SoPC7 3 1Intel的SoPC技术7 3 2Nios Ⅱ处理器7 3 3Avalo线架构7 3 4Nios Ⅱ软硬件开发流程7 4Xilinx全可编程SoC7 4 1Zynq 7000 SoC的组成7 4 2处理器系统（PS）7 4 3可编程逻辑（PL）7 4 4系统能7 4 5设计流程7 4 6其他SoPC及软件开台7 5设计举例7 5 1设计要求7 5 2运行Quartus Prime并新建设计工程7 5 3创建一个新的Platform Designer系统7 5 4在Platform Designer中定义Nios Ⅱ系统7 5 5在Platform Designer中生成Nios Ⅱ系统7 5 6将Nios Ⅱ系统集成到Quartur/>Prime 工程中7 5 7用Nios Ⅱ SBT for Eclipr/>开发软件第8章实验选题与设计实例8 1高速并行乘法器8 1 1算法设计和结构选择8 1 2设计输入8 1 3逻辑仿真8 2十字路通管理器8 2 1交通管理器能8 2 2系统算法设计8 2 3设计输入8 2 4逻辑仿真九乘法表8 3 1系能和技术指标8 3 2算法设计8 3 3数据处理单元的实现8 3 4设计输入8 3 5系统能仿真8 4先出堆栈（FＩFＯ）8 4 1FＩFＯ能8 4 2算法设计和逻辑框图8 4 3数据处理单元和控制器的设计8 4 4设计输入8 4 5用Verilog HD行设计8 4 6仿真验证8 5UART接口8 5 1UART组成与帧格式8 5 2顶层模块的描述8 5 3发送模块设计8 5 4接收模块设计8 5 5仿真验证8 6SP线接口8 6 1SP线通信原理8 6 2SP线接口设计8 6 3关键代码分析8 6 4仿真验证8 7I2线接口8 7 1I2线通信原理8 7 2I2C主机接口设计要点8 7 3I2线接口设计与仿真8 8FＩR有限冲激响应滤波器8 8 1FIR结构简介8 8 2设计方案和算法结构8 8 3模块组成8 8 4FIR滤波器的扩展应用8 8 5设计输入8 8 6设计验证8 9串行神经网络8 9 1神经网络的基本结构8 9 2神经网络设计8 9 3关键代码分析8 9 4串行神经元仿真验证8 10RISC处理器8 10 1MIPS简单处理器结构8 10 2MIPS指令简介8 10 3单周期RISC处理器设计8 10 4仿真验证参考文献
品相说明：本书为八品，书脊轻微磨损，内页整洁无涂画，无缺页少页，具体以实物照片为准。
品相标准：十品为全新未翻阅；九品近全新有轻微痕迹；八品有明显使用痕迹但内容完整；七品及以下为有破损或缺页，页面会有详细说明。
瑕疵说明：拍品图片均为实物拍摄，因显示设备差异可能存在轻微色差，以收到实物为准。
交易方式：本站采用担保交易，买家付款后资金由平台托管，确认收货无误后放款给卖家。
配送说明：下单后 48 小时内发货，默认快递发货，满 99 元包邮，多件订单可合并运费。
议价规则：标注「价格面议」的商品可通过站内消息与卖家议价，达成一致后改价下单。
七天无理由退换：收到商品七日内，若与描述不符可申请退换，运费由责任方承担。
纠纷处理：如发生交易纠纷，可提交平台介入处理，客服 09:00-18:00 在线受理。
正品保障：平台对古籍、签名本等贵重商品提供鉴定咨询服务，发现赝品全额退款。
