内容简介
本书从系统级设计和系统集成芯片（SOC）设计技术的角度介绍可编程专用集成电路（ASIC）器件的结构和可编程资源，用FPGA和CPLD进行数字系统设计综合的特点；在详尽介绍Xilinx典型器件结构的基础上，按系统设计的要求介绍了VHDL硬件描述语言的基本语言现象、仿真与综合技术、面向仿真和综合的VHDL程序设计技术：以设计实例为基础介绍了Xilinx开发软件系统的操作使用和系统集成的设计实现，为读者掌握的电子系统集成化设计技术提供了方便。全书列举了大量VHDL实验设计示例，其中大部分经VHDL综合器编译通过。 本书可作为大专院校电子类学科的教学参考书与实验指导书，也可作为电子系统设计工程技术人员掌握设计技术的实用参考书。
目录
绪论 第一章 可编程ASIC器件 1. 1 PLD器件 1. 1. 1 PROM结构 1. 1. 2 FPLA结构 1. 1. 3 PAL和 GAL结构 1. 2 CPLD 1. 2. 1 CPLD结构 1. 2. 2 典型CPLD器件 1. 3 FPGA 1. 3. 1 FPGA的结构 1. 3. 2 SRAM查找表类型 1. 3. 3 反熔丝多路开关类型 1. 4 可编程ASIC的基本资源 1. 4. 1 功能单元 1. 4. 2 输入/输出接口 1. 4. 3 布线资源 1. 4. 4 片内 RAM 1. 4. 5 系统级芯片的特点 1. 4. 6 系统级芯片的发展趋势 1. 5 边界扫描技术 1. 6 可编程ASIC的编程元件 1. 6. 1 熔丝型开关 1. 6. 2 反熔丝开关 1. 6. 3 浮栅编程技术 1. 6. 4 静态存储器（SRAM） 1. 7 CPLD和FPGA的比较和选用 1. 7. 1 结构比较 1. 7. 2 逻辑块之间的互连结构不同 1. 7. 3 性能的选用 第二章 硬件设计描述语言VHDL 2. 1 概述 2. 1. 1 VHDL的主要优点 2. 1. 2 采用VHDL设计综合的过程 2. 2 VHDL程序基本结构 2. 2. 1 VHDL语言设计的基本单元 2. 2. 2 结构体的子结构描述 2. 2. 3 包集合. 库及配置 2. 3 VHDL语言的数据类型 2. 3. 1 VHDL语言的对象及其分类 2. 3. 2 VHDL语言的数据类型 2. 4 VHDL语言的运算操作符 2. 4. 1 逻辑运算符（6种） 2. 4. 2 算术运算符 2. 4. 3 关系运算符 2. 4. 4 并置运算符 2. 5 VHDL本的描述方法 2. 5. 1 顺序描述语句 2. 5. 2 并行（并发）描述语句（ Concurrent Statements） 2. 5. 3 其他语句和有关规定的说明 2. 6 预定义属性（ ATTRIBUTE）描述 2. 6. 1 数值类型性 2. 6. 2 函数类属性 2. 6. 3 信号类属性 2. 7 VHDL语言结构体的描述风格 2. 7. 1 结构体的行为描述方式 2. 7. 2 结构体的数据流描述方式 2. 7. 3 结构体的结构描述方式 第三章 可编程ASIC的设计 3. 1 数字系统综合概述 3. 1. 1 抽象的级别 3. 1. 2 综合的定义 3. 1. 3 系统级综合 3. 1. 4 寄存器转移级综合 3. 1. 5 逻辑级综合 3. 2 综合技术基础 3. 2. 1 基本符号 3. 2. 2 图形 3. 2. 3 组合化（Combinatorial Optimization） 3. 2. 4 布尔代数及应用 3. 2. 5 布尔网络 3. 2. 6 可处理和不可处理问题 3. 3 可编程ASIC的逻辑综合 3. 3. 1 逻辑综合概述 3. 3. 2 两级逻辑化 3. 3. 3 基于查找表结构的多级逻辑优化 s. s. 4 立方体归并（cube-paching） 3. 3. 5 工艺映射 3. 3. 6 基于MUX结构的多级逻辑优化 3. 4 状态机设计 3. 4. 1 二进制编码 3. 4. 2 一个有效的编码 3. 5 FPGA的布局和布线 3. 5. 1 布局 3. 5. 2 布线 3. 5. 3 布通率和布线资源 3. 5. 4 网线延时 3. 6 Xilinx的设计流程 3. 6. 1 设计输入 3. 6. 2 设计实现 3. 6. 3 设计验证 3. 6. 4 Xilinx FPGA详细的设计流程 3. 6. 5 Xilinx CPLD详细设计流程 第四章 CPLD-XC9500系列 4. 1 结构描述 4. 1. 1 功能块（FB） 4. 1. 2 宏单元 4. 1. 3 乘积项分配器 4. 1. 4 FastCONNECT开关矩阵 4. 1. 5 I／O块（ IOB） 4. 1. 6 持续性 4. 1. 7 设计保密性 4. 1. 8 低功率模式 4. 1. 9 加电特性 4. 2 XC9500时序模型 4. 2. 1 时序模型 4. 2. 2 基本时序模型的参数 4. 3 系统内编程 4. 3. 1 JTAG边界扫描接口 4. 3. 2 产生边界扫描链 4. 3. 3 ISP编程 4. 3. 4 系统级设计问题 4. 4 引腿锁定能力 4. 4. 1 出腿预分配 4. 4. 2 XC9500布线资源 4. 4. 3 数据通道的估算 4. 4. 4 控制通道估算 4. 4. 5 出腿预分配 4. 5 设计优化 4. 5. 1 优化密度 4. 5. 2 优化时序 4. 5. 3 优化原理图设计 4.
