FPGA时序约束与分析

价格 69.00对比
发货 广东东莞市
销量 暂无
评价 已有 0 条评价
人气 已有 2 人关注
数量
+-
库存100
 
联系方式
加关注0

新书科技

VIP   VIP会员第2年
资料未认证
保证金未缴纳

内容简介

《FPGA时序约束与分析》首先介绍时序约束相关的基本概念; 然后从时钟、建立时间和保持时间等概念入手,详细地阐述时序分析理论中的基本时序路径; 随后结合实际的约束语法,对主时钟约束、虚拟时钟约束、时钟特约束、衍生时钟约束、I/O接口约束、多周期约束、虚假路径约束、大/小延时约束等进行详细的介绍,除基本理论与约束语法的解释说明外,还提供了丰富的语法使用实例、工具使用实例以及工程应用实例。 时序约束与分析是FPGA开发设计必须掌握的技能,通过本书基础理论与工程实例的结合,相信能够帮助广大的FPGA学习者快速掌握这项技能并学以致用。 《FPGA时序约束与分析》适合作为从事FPGA开发的工程师或研究人员的参考书籍,也可作为高等院校相关专业FPGA课程的教材。

目录

目录第1章时序约束概述1.1什么是时序约束1.2为什么要做时序约束1.3时序约束的基本路径1.4时序约束的基本流程1.5时序约束的主要方法1.5.1使用GUI输入约束1.5.2手动输入约束1.6约束文件管理第2章基本的时序路径2.1时钟的基本概念2.1.1时钟定义2.1.2时钟偏差2.2建立时间与保持时间2.3寄存器到寄存器的时序路径分析2.3.1数据路径和时钟路径2.3.2数据到达路径和数据需求路径2.3.3启动沿、锁存沿、建立时间关系和保持时间关系2.3.4寄存器到寄存器路径分析2.4引脚到寄存器的时序路径分析2.4.1系统同步接口与源同步接口2.4.2系统同步接口的路径分析2.4.3源同步接口的路径分析2.5寄存器到引脚的时序路径分析2.5.1系统同步接口的路径分析2.5.2源同步接口的路径分析2.6引脚到引脚的时序路径分析第3章主时钟与虚拟时钟约束3.1主时钟约束3.1.1主时钟约束语法3.1.2识别设计时钟3.2主时钟约束实例实例3.1: 引脚输入的主时钟约束实例3.2: 引脚输入的主时钟约束实例3.3: 高速传输器输出的主时钟约束实例3.4: 硬件原语输出的主时钟约束实例3.5: 差分信号的主时钟约束3.3主时钟约束分析实例3.6: 使用GUI约束输入时钟引脚实例3.7: Clo Wizard IP主时钟自动约束实例3.8: 查看主时钟时序路径的分析报告实例3.9: 跨时钟域的时序分析3.4虚拟时钟约束3.5虚拟时钟约束实例实例3.10: 系统同步接口pin2reg的虚拟时钟约束实例3.11: 系统同步接口reg2pin的虚拟时钟约束3.6时钟特约束3.6.1时钟抖动与不确定约束语法3.6.2时钟抖动3.6.3时钟不确定3.7时钟抖动与不确定约束实例实例3.12: 使用GUI约束时钟抖动和不确定时间实例3.13: 时钟抖动约束分析实例3.14: 时钟不确定约束分析3.8时钟延时约束语法3.9时钟延时约束实例实例3.15: 查看FPGA内部时钟延时、时钟偏斜计算实例3.16: 输入时钟的延时约束第4章衍生时钟约束4.1衍生时钟定义4.1.1自动衍生时钟约束4.1.2手动衍生时钟约束4.2衍生时钟约束语法4.3衍生时钟约束实例实例4.1: 使用GUI约束衍生时钟实例4.2: 2分频的衍生时钟实例4.3: 4/3倍频的衍生时钟第5章I/O接口约束5.1输入接口约束语法5.2输入接口约束实例实例5.1: 以主时钟为同步时钟的输入引脚约束实例5.2: 以虚拟时钟为同步时钟的输入引脚约束实例5.3: 大和小延时值的输入引脚约束实例5.4: 参考时钟下降沿的输入引脚约束实例5.5: 同时同步时钟和参考时钟的输入引脚约束实例5.6: 多组参考组合的输入引脚约束5.3输入接口约束分析实例5.7: 图像传感器输入引脚约束实例5.8: SPI接口的输入引脚约束5.4输出接口约束语法5.5输出接口约束实例实例5.9: 以主时钟为同步时钟的输出引脚约束实例5.10: 以虚拟时钟为同步时钟的输出引脚约束实例5.11: 同时时钟上升沿和下降沿的输出引脚约束5.6输出接口约束分析实例5.12: VGA驱动输出引脚约束实例5.13: SPI接口输出引脚约束第6章时序例外约束6.1为何要做时序例外约束6.2时序例外约束分类6.3时序顺序第7章多周期约束7.1多周期约束语法7.2多周期约束实例实例7.1: 同频同相时钟的多周期约束实例7.2: 同频异相时钟的多周期约束实例7.3: 慢时钟域到快时钟域的多周期约束实例7.4: 快时钟域到慢时钟域的多周期约束7.3多周期约束分析实例7.5: 同频同相时钟的多周期约束实例7.6: 快时钟到慢时钟的多周期约束实例7.7: 慢时钟到快时钟的多周期约束第8章虚假路径约束8.1虚假路径约束语法8.2虚假路径约束实例实例8.1: 虚假路径约束的基本应用实例实例8.2: 时序分析报告中虚假路径约束与查看第9章大/小延时约束9.1大/小延时约束语法9.2大/小延时约束实例实例9.1: 跨时钟路径的大/小延时约束实例9.2: pin2pin路径的大/小延时约束参考文献

举报收藏 0
网站首页  |  关于我们  |  联系方式  |  用户协议  |  隐私政策  |  版权声明  |  网站地图  |  排名推广  |  广告服务  |  积分换礼  |  网站留言  |  RSS订阅  |  违规举报  |  粤ICP备2021111040号