VIP会员
内容简介
本书介绍了使用Quartus Ⅱ9 .0开发FPGA/CPLD数字系统的开发流程及设计方法，通过实例讲解了VHDL语法，数字电路的原理图编辑、文本编辑和混合编辑的方法，并对大型数字系统设计实例进行了解析。本书还介绍了宏功能模块及IP核的使用方法，DSP Builder与Quartus Ⅱ结合的使用方
目录
第1章 Quartus Ⅱ开发流程
1.1 知识目标
1.2 能力目标
1.3 章节任务
1.4 Quartus Ⅱ软件综述
1.5 设计输入
1.6 约束输入
1.6.1 使用分配编辑器（Assignments Editor）
1.6.2 使用引脚规划器（Pin Planner）
1.6.3 使用Settings对话框
1.7 综合
1.7.1 使用Quartus Ⅱ软件集成综合
1.7.2 控制综合
1.7.3 第三方综合工具
1.8 布局布线
1.8.1 设置布局布线参数
1.8.2 反向标注分配
1.9 仿真
1.9.1 指定仿真器设置
1.9.2 建立矢量源文件
1.9.3 第三方仿真工具
1.10 编程与配置
1.10.1 建立编程文件
1.10.2 器件编程和配置
第2章 Quartus Ⅱ的使用
2.1 知识目标
2.2 能力目标
2.3 章节任务
2.4 原理图和图表模块编辑
2.4.1 内附逻辑函数
2.4.2 编辑规则
2.4.3 原理图和图表模块编辑工具
2.4.4 原理图编辑流程
2.5 文本编辑
2.6 混合编辑（自底向上）
2.7 混合编辑（自顶向下）
第3章 VHDL硬件描述语言
3.1 知识目标
3.2 能力目标
3.3 章节任务
3.4 VHDL语言简介
3.5 VHDL语言设计实体的基本结构
3.6 VHDL语言要素
3.6.1 VHDL数据对象
3.6.2 VHDL数据类型
3.6.3 IEEE预定义标准逻辑位与矢量及用户自定义数据类型
3.6.4 VHDL操作符
3.6.5 VHDL的程序包
3.7 VHDL顺序语句
3.7.1 赋值语句
3.7.2 IF语句
3.7.3 Case语句
3.7.4 LOOP语句
3.7.5 NEXT语句
3.7.6 EXIT语句
3.7.7 WAIT语句
3.7.8 NULL语句
3.7.9 RETURN语句
3.8 VHDL并行语句
3.8.1 进程（PROCESS）语句
3.8.2 并行信号赋值语句
3.8.3 方块（Block）语句
3.8.4 元件例化语句
3.8.5 生成（GENERATE）语句
3.9 VHDL子程序
3.9.1 过程的定义和调用
3.9.2 函数的定义和调用
3.10 VHDL的描述风格
3.10.1 VHDL行为描述方式
3.10.2 数据流描述方式
3.10.3 结构级描述方式
第4章 门电路设计范例
第5章 组合逻辑电路设计范例
第6章 寄存器、存储器、锁存器和触发器的VHDL描述
第7章 计数器